Allegro FPGA System Planner

Create an optimum correct-by-construction pin assignment for FPGA-PCB co-design

 

 

主要好处

  • 适用于FPGA / PCB协同设计的完整，可扩展的技术，可实现理想的按构造正确的引脚分配
  • 从OrCAD Capture到Allegro GXL的可扩展FPGA / PCB协同设计解决方案 
  • 更短的时间来优化初始引脚分配可加快PCB设计进度
  • TÜV南德意志集团“专用于TCL1”认证，符合ISO 26262汽车功能安全要求

 

Cadence公司®快板® FPGA系统规划提供了完整的，可扩展的技术，FPGA / PCB协同设计，允许用户创建一个理想的正确按施工引脚分配。FPGA引脚分配基于用户指定的基于接口的连接性，FPGA器件引脚分配规则以及FPGA在PCB上的位置自动合成。借助自动的引脚分配综合功能，用户可以避免容易出错的人工过程，同时缩短创建初始引脚分配的时间，从而可以将FPGA放置在PCB上。这种独特的布局感知引脚分配方法消除了手动方法固有的不必要的物理设计迭代，同时缩短了设计周期。

 

具有不同类型可配置引脚的多库FPGA I / O的颜色编码图

 

通过启用可感知布局的引脚分配综合（精确的FPGA器件规则），Allegro FPGA系统规划器为FPGA / PCB协同设计提供了一套独特的功能。它提供了一个平面图，用于在FPGA系统中放置组件，并允许用户通过接口定义在更高级别上指定FPGA子系统内组件之间的连接性。通过其可感知布局的引脚分配综合，Allegro FPGA System Planner使用户能够探索其基于FPGA的体系结构，并为使用FPGA的生产或原型设计创建最佳的逐个结构正确引脚分配。

汽车TCL1获得ISO 26262认证

业界首个获得“针对用途-工具信心等级1（TCL1）”认证的PCB设计和验证流程，使您能够满足严格的ISO 26262汽车安全要求。该流程包括使用PSpice的一切，从设计，制作到模拟物理实现和验证®，快板，和的OrCAD ®  产品套件。高性能的设计输入，仿真和布局编辑工具为设计工程师提供了一个集成的环境，使他们可以针对各个电路规范来验证安全规范，以增强设计信心。有关安全手册，工具可信度分析（TCA）文档以及TÜVSÜD的合规性报告的信息，请下载功能安全文档套件。 通过Cadence在线支持。

特征

  • 加速FPGA与Cadence PCB设计创建环境的集成
  • 消除了PCB布局过程中不必要的，令人沮丧的设计迭代
  • 消除了由于FPGA引脚分配错误引起的不必要的物理原型迭代
  • 通过可识别布局的引脚分配和优化来减少PCB层数
  • 为FPGA系统启用基于接口的连接定义
  • 实现精确的FPGA-DRC布局感知引脚分配综合
  • 允许对FPGA系统进行架构探索
  • 使用FPGA加速ASIC原型设计